PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-277018

(43) Date of publication of application: 09.12.1991

(51)Int.Cl.

H03K 21/40

H03K 3/286 H03K 3/289

(21)Application number: 02-078128

(71)Applicant: NEC CORP

(22)Date of filing:

27.03.1990

(72)Inventor: ISHII HIDEKAZU


KONDO TOYOO

(54) ECL FREQUENCY DIVIDING CIRCUIT

(57)Abstract:

PURPOSE: To suppress self-oscillation specific to a frequency dividing circuit while the difference of an input DC offset current is minimized by selecting the size of the emitter of a transistor(TR) through which a current for a slave amplifier is supplied to the size of a multiple of (GO+1)/(GO-1) of the TR of a master amplifier or above.

CONSTITUTION: The size of the emitter of a TR through which a current for a slave amplifier is supplied in a middle-stage input clock amplifier stage is set to the size of a TR of a master amplifier of middle-stage input clock amplifier stage as a multiple of (GO+1)/(GO-1) (GO is a DC gain of a data amplifier). Thus, the free-run operation of a frequency dividing circuit is suppressed without increasing number of components while the deterioration in the minimum input sensitivity and of the highest operating frequency characteristic is minimized.



⑩日本国特許庁(JP)

① 特許出願公開

◎ 公 開 特 許 公 報 (A) 平3-277018

Solnt, Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)12月9日

H 03 K 21/40 3/286 3/289 C F A

7125-5 J 8221-5 J 8221-5 J

審査請求 未請求 請求項の数 1 (全6頁)

SP発明の名称 ECL分周回路

須特 願 平2-78128

20出 願 平 2 (1990) 3 月 27 日

⑫発 明 者 石 井

英一

東京都港区芝5丁目33番1号 日本電気株式会社内

山形県山形市北町 4 丁目12番12号 山形日本電気株式会社

@発明者 今藤

豊 生

内 東京都港区芝5丁目7番1号

⑪出 顋 人 日本電気株式会社

個代 理 人 弁理士 内 原 晋

明 細 18

1. 発明の名称

ECL分周回路

2. 特許請求の範囲

1 . 3 段カスケード接続のT型または D 型フリップフロップで構成された E C L 分周回路におい

中段入力クロックアンプ段のスレーブ側の電流を供給するトランジスタのエミッタサイズが中段入力クロックアンプ段のマスター側のトランジスタの(G。+1)/(G。-1)倍(G。はデータアンプのDCゲイン)に設定されていることを特徴とするECL分局回路。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は3段カスケード接続のT型またはD型フリップフロップで構成されたECL分周回路に関する。

(従来の技術)

従来、この種のECL分周回路に信号を入力し

ない(分周回路として使用しない)場合には、分周回路の自己発振動作による他の回路プロックの 該動作を避けるためにスイッチ回路を挿入し同回 路の電源、電流源をオフさせるか、それが不可能 な場合には入力 INと反転入力 IN間にフリーラ ン動作が行なわれない程度の D C オフセット電圧 を常時加える必要がある。

このDCオフセット電圧を加える方法として従来は、例えば第3図のように、反転入力 INとGND間に抵抗Riaを直接挿入したり、第4図のように、マスター側の電流を供給するトランジスタQ。、Qiiのエミッタに抵抗Rr、Raをそれぞれ挿入し、入力オフセット相当分のマスター側、スレーブ側の電流差を付ける回路が使用されてきた。

なお、第4図、第5図において、抵抗 R . . R . . トランジスタ Q . . Q . は第1のマスターデータアンプのデータ出力アンプ段、抵抗 R . . R . . トランジスタ Q 。 . Q . は第1のスレーブデータアンプのデータ出力アンプ段、トランジス

(発明が解決しようとする課題)

上述した従来の、抵抗を挿入してフリーラン動作を抑える方法は、湿度特性、電源電圧変動、 ICのバラッキ等を考慮すると必要最小の入力オフセット電圧の数倍のオフセットを付ける必要がでてくるため、正常動作時(信号が入力されてい

最高動作周波数特性の劣化を最小限に抑えた状態で分周回路のフリーラン動作を抑えることができる。

(実施例)

次に、本発明の実施例について図面を参照して
説明する。

第1図は本発明の一実施例であるTFF2分周回路の回路図である。

この回路は、第4図の従来の回路と回路構成は 全く同じである。データ出力アンブ段のロジック レベルは $V_L=R_1$ I 。で、 $R_1=R_2=R_3=$

このTFF中で上段データアンブ段のマスターアンプとスレーブアンブの動作を別々に考え、無入力時にマスターアンブ側に流れる電流を 1 。。(一定)、スレーブアンブ側に流れる電流を 1。。とする。 また、出力 ロジック レベル (V し v.-,) で H 状態時は 1、 し状態時に 0 で表わす。

今、点Aのレベルに初期値X(1/2<X<

る状態)にそのオフセット分最小入力感度および 最高動作周波数特性の劣化が大きくなってしまう という欠点がある。

本発明の目的は、入力DCオフセット電流の差を扱小限にした状態で分周回路特有の自己発振動作を抑えられ、また低周波入力時の最小入力懸度が大幅に改善されたECし分周回路を提供することである。

(課題を解決するための手段)

本発明のECL分周回路は、中段入力クロックアンプ段のスレーブ側の電流を供給するトランジスタのエミッタサイズが中段入力クロックアンプ段のマスター側のトランジスタの(G。+1)/(G。-1)倍(G。はデータアンプのDCゲイン)に設定されている。

(作用)

本発明は、入力クロックアンブ段のトランジス タそのもののサイズの比で入力オフセット 相当分 のマスター側・スレーブ側の電流差をつけること により、素子数を増やすことなく最小入力感度・

1) が与えられた場合のマスターおよびスレーブ 側の動作は以下のように表わされる。

ます、スレーブアンプは入・出力に正場選をかけているために動作としてはXのレベルを完全にH(1)に収束しようとする力が働く。その時のXの変化率はデータアンプの時定数をて。、同データアンプのDCゲインをG。とすると、以下の式に近似される。

Xの範囲が 1/2< X ≤ 1/2·1/2G。の場合

$$\frac{dX_{(s)}}{dt} = \frac{(X-1/2)(G_0-1)}{\tau_0} \frac{I_0}{I_0} \cdots \cdots (1)$$

Xの範囲が 1/2+1/2G。≤X<1 の場合

$$\frac{dX_{(s)}}{dt} = \frac{(1-X)}{\tau_0} - \frac{I_{0s}}{I_0} - \cdots \cdots (2)$$

一方、マスター側の動作は前データ C 点、 D 点の電位のよって決定され、その変化率は下式の範囲内にある。

$$-\frac{\chi}{\tau_0} \frac{I_{0m}}{I_0} \le \frac{d\chi_{(m)}}{dt} \le +\frac{(1-\chi)}{\tau_0} \frac{I_{0m}}{I_0}$$
(3)

ここで、前データC、D点電位にかかわらず常

にスレーブ側の動作がマスター側の動作により優位にたつXのレベルがあった場合、一度そのレベルに達したデータは反転することができなくなる。つまりフリーラン動作はせずに常にHまたはし状態にはりついてしまう。

式(1)、(2)よりスレーブ側の H への変化 率が最大となる X のレベルは X = 1/2 + 1/2 G。 で、その時の X の変化率は下式(4) で表わされ る。

$$\frac{dX_{(s)}}{dt} [X = 1/2 + 1/2G_0] = \frac{(1/2 - 1/2G_0)}{\tau_0} \frac{I_0}{I_0}$$
... ... (4)

次に、X=1/2 +1/2G。時のマスター側のしへ の変化率の最大値は式(3)より

$$\frac{dX_{(m)}}{dt} [X = 1/2 + 1/2G_0]_{max} (L方向) = -\frac{(1/2 + 1/2G_0)}{T_0} \qquad \cdots \cdots (5)$$

つまりXがしに下がらないための必要条件は

換の換算値)は

次に、この効果を例えば第4図のようにマスター側電流供給トランジスタのエミッタに抵抗を挿入した回路でマスター、スレーブ間の電流差を与えた場合抵抗 R , の抵抗値は下式で表わされる。

ここで、αは、 R . I 。 . G 。 の温度特性、電源電圧変動、 I C のバラッキ等に対する補正係数で、 α > 1 となる。

この場合のDCオフセット分の最小値は

$$V_{10} = \frac{G_0 \alpha}{G_0 - 1} \frac{KT}{Q} \varrho_0 n \cdots \cdots (12)$$

で表わされ、本発明のDCオフセット分に対し、

$$\frac{G_o \ \alpha}{G_o-1}$$
 倍の D C オフセットがかかることになる。

$$\frac{dX_{(1)}}{dt} + \frac{dX_{(1)}}{dt} = \frac{(1/2 - 1/2G_0)I_0}{\tau_{o}I_0}$$

$$= \frac{(1/2 + 1/2G_0)I_{0m}}{\tau_{o}I_0} > 0 \qquad \cdots \cdots (6)$$

$$\frac{1_{0,\bullet}}{1_{0,\bullet}} > \frac{G_0 - 1}{G_0 + 1} \qquad \dots \dots (7$$

となる。

よってトランジスタのエミッタサイズの比 n で 表わすと

$$n > \frac{6 \circ -1}{6 \circ +1} \qquad \cdots \cdots (8)$$

式 (8) でTFF、DFFのデータアンプ段の DCゲインG。は通常G。 = 2~4程度に数定されるため、スレープ側の電流供給トランジスタの エミッタサイズを同マスター側のサイズに対して

に設定すればフリーラン動作を抑えることができる。

この場合のDCオフセット(電流差-電圧差変

次に、本実施例の回路による第2の利点を説明する。

第6図にフリーラン抑制回路の入っていない第 5図に示される従来のTFF回路の分周動作範囲 (②の部分)と本実施例による第1図TFF回路 の分周動作範囲(③の部分)を示す。

ここで、中・高周波領域では前述したように入 カオフセット分だけ最小入力感度特性が劣化する ことになるが、低周波領域での最小入力感度特性 は本実施例の回路により大幅に改善される。

これは低周波領域では入力クロックのスルーレート時に第5図中第1のマスターアンブが同時に能動状態に入り、アクマスターアンブが同時に能動状態に入り、アクタを保持できなくなる、つまりマスターアンが制限されているわけだが、第1のアインでは、第1、第2のマスターアンブに対してオンしにくくが同時に能動状態に入る時間を短くする効果がある。

また、単純に考えると本実施例の回路はエエミマタサイズを大きくした分だけ電漁高周波が小さでの、前述した高温高周波(はDCオフセット分による劣化してしまうと考えてしまうが、一般は以上般で劣化してしまうと考えてしまうが、一般は大いのよりもデータの方で、そのものよりもデータ出力のおいまる。とはないののは、はないのは、はないのは、はないのは、単純にある。

第2図は本発明の第2の実施例である.D F F の回路図である。

本実施例は、第1図に示した実施例に対しデータ入力を前段回路から受け取り出力を後段回路に接続させたDFF回路の例であり、動作としては第1図の例と同様に考えると、入力が無入力の場合には前回路からのデータにかかわらず出力は H かしに一定となる効果がある。

(発明の効果)

以上説明したように本発明は、ECL分周回路


中のスレーブアンブの電流を供給するトランジスタのエミッタサイズを同マスターアンブ側の「G。+1)/(G。-1)倍(G。はデータアンブのDCゲイン)以上にすることにより、入力DCオフセット電流の差を最小限で対局回路特有の自己発振動作を抑えることができ、また低周波入力時の最小入力感度を大幅に改善できるという2つの効果がある。

4. 図面の簡単な説明


第1 図は本発明の第1 の実施例を示す TFF回路の回路図、第2 図は本発明の第2 の実施例を示す DFF回路の回路図、第3、4 図は従来のフリーラン抑制回路付の TFF回路の回路図、第5 図はフリーラン抑制していない従来の TFF回路の回路図、第6 図は態度特性を示す図。

R₁ , R₂ , · · · · , R₁₃ · · · 抵抗、 Q₁ , Q₂ , · · · · . Q₁₄ · · · トランジスタ。


特許出願人 日本電気株式会社代理人 弁理士内 原 晋




第1図




第2図



第3図



第4図



سائنا فالمعالمات

